Ερώτηση περί PCIe lanes.

[seithan]

Καλησπέρα!

Ο 9900κ σύμφωνα με την επίσημη σελίδα της Intel, έχει 16 lanes. Με τα περιφερειακά επικοινωνεί με το DMI το οποίο είναι νομίζω 4 lanes.

Αυτά τα πρόσθετα lanes καταλήγουν στα 16 του επεξεργαστή ή ο ίδιος ο CPU έχει 16 + 4;

 

Ευχαριστώ ο/

[nickol-us]

Δεν είμαι σίγουρος οτι μπορώ να το εξηγήσω χωρίς να κάνω λάθος, ίσως όμως σε βοηθήσει

https://www.overclockersclub.com/reviews/intel_core_i9_9900k/

To dmi (λογικά) είναι ξεχωριστό απο τα 16 lanes του cpu (βάσει σχεδιαγράμματος)

Spoiler

 

Επεξ/σία πριν από 12 ώρες από nickol-us

[seithan]

3 hours ago, nickol-us said:

Δεν είμαι σίγουρος οτι μπορώ να το εξηγήσω χωρίς να κάνω λάθος, ίσως όμως σε βοηθήσει

https://www.overclockersclub.com/reviews/intel_core_i9_9900k/

To dmi (λογικά) είναι ξεχωριστό απο τα 16 lanes του cpu (βάσει σχεδιαγράμματος)

  Hide contents

 

Σε ευχαριστώ για το σχεδιάγραμμα, το έχω δει.

Εχτές είχα έναν "ζωντανό" διάλογο με φίλο, εάν ισχύει ή όχι.

Εγώ υποστήριζα ότι πρέπει λογικά να είναι 16 + 4, γιατί ειδάλλως η ταχύτητα των PCIe συσκευών θα έπεφτε. Δεν θα μπορούσε να εξασφαλιστεί το x16 στην κάρτα γραφικών, ή το SLI x8, στην περίπτωση των δύο GPU.

Επιπρόσθετα, όταν έτρεξα benchmark στην GPU και ταυτόχρονα στον NVME, η GPU συνέχιζε να αναφέρεται ως x16 στο GPU-Z. Όταν έτρεξα bench στον NVME μόνο , η απόδοση ήταν η ίδια με πρίν που έτρεχα και τα δύο benches.

Δυστυχώς ούτε η GPU αλλά ούτε ο NVME είναι αρκετά γρήγοροι για να φτάσουν το όριο της ταχύτητας του προτύπου PCIe3, οπότε τα τέστ δεν μπόρεσαν να εξασφαλίσουν έγκυρη απάντηση.

Από το wiki για το DMI,  δεν μπόρεσα να καταλάβω εάν αυτά τα 4 lanes είναι διακριτά και επιπροσθετα ή καταλήγουν στα αναφερόμενα κατά τον κατασκευαστή 16 lanes για τον 9900κ.

[nickol-us]

Οι αναφορές δε δείχνουν πουθενά να συγκρούονται τα cpu lanes με αυτό (intel, wiki).

Παντού το dmi αναφέρεται ως ξεχωριστός δίαυλος επικοινωνίας από τα cpu lanes.

Από το σχεδιάγραμμα είναι ξεκάθαρο.

Αν το dmi καταλάμβανε lanes από τον cpu, τότε πρακτικά το chipset δε θα μπορούσε να προσφέρει καθόλου επιπλέον lanes.

Κάθε επιπλέον lane που θα πρόσθετε το chipset θα έπρεπε να "αφαιρείται"¨από τα lanes του επεξεργαστή, πράγμα που δεν υφίσταται.

 

 

Επεξ/σία πριν από 5 ώρες από nickol-us

[seithan]

Ευχαριστώ για τις απαντήσεις. Την ίδια ακριβώς απάντηση έδωσε και το OpenAI.