AMD Επεξεργαστές & AM4 socket (Τεχνικα μιλωντας Part 3)

[adtakhs]

1 ώρα πριν, sir ImPeCaBlE είπε

Υπάρχουν εκτιμήσεις για το die size των chips? Υποθέτω τα ίδια θα μας πλάσάρουν και στη mainstream αγορά πάλι.

To  chiplet θα είναι το ίδιο.

Αυτό που δεν ξέρουμε είναι τι θα είναι το I/O .

Μπορεί να είναι με ενσωματωμένα γραφικά, άρα όλα τα cpu να είναι APUS.

Μπορεί να είναι ένα μικρότερο Ι/Ο με dual channel mem controller και λιγότερα fabric.

Μπορεί όμως να είναι ένα I/O  με dual DDR4 + HBM memory controller , που να είναι κοινό για Chiplet CPU και Chiplet GPU , όπου θα παίζουν με HSA και Huma, όπως τα KAVERI. Σε μια τέτοια περίπτωση θα πάει η amd μόνο αν θελήσει να δώσει τερατακι αλλά ακριβά APUs.

O I/O λέγεται πως θα έχει δική του Cache.

Επεξ/σία 9 Νοεμβρίου 2018 από adtakhs

[sir ImPeCaBlE]

Το IO chip έχει ενδιαφέρον απο τεχνολογική άποψη αλλά δε νομίζω να μας το χρεώσουν στη mainstream αγορά. Τουλάχιστον από αυτά που κατάλαβα εγώ πρόκειται για ένα 8-channel memory controller (+cache?). Άρα θα υπάρχει όπου παίξουν πάνω απο 2 chiplets (λογικά threadripper και epyc).

Επεξ/σία 9 Νοεμβρίου 2018 από sir ImPeCaBlE

[kostas_anes]

11 λεπτά πριν, sir ImPeCaBlE είπε

Το IO chip έχει ενδιαφέρον απο τεχνολογική άποψη αλλά δε νομίζω να μας το χρεώσουν στη mainstream αγορά. Τουλάχιστον από αυτά που κατάλαβα εγώ πρόκειται για ένα 8-channel memory controller (+cache?). Άρα θα υπάρχει όπου παίξουν πάνω απο 2 chiplets (λογικά threadripper και epyc).

Θα παιξει γενικα γιατι τα chiplets ειναι μονο τα cores και η cache. Ι/Ο και IMC ειναι εκτος chip και γι αυτο μαλλον θα κλοκαρει και καλυτερα. Ουσιαστικα πηραν το SoC και το βαλανε σε δικο του Chip.

[adtakhs]

19 λεπτά πριν, sir ImPeCaBlE είπε

Το IO chip έχει ενδιαφέρον απο τεχνολογική άποψη αλλά δε νομίζω να μας το χρεώσουν στη mainstream αγορά. Τουλάχιστον από αυτά που κατάλαβα εγώ πρόκειται για ένα 8-channel memory controller (+cache?). Άρα θα υπάρχει όπου παίξουν πάνω απο 2 chiplets (λογικά threadripper και epyc).

Δεν νομίζω να είναι το ίδιο I/O στα mainstream.

Θα χρησιμοποιήσουν ένα πιο μικρό . Αυτό λέω. 

To I/O  έχει και όλα τα Fabric. 

Ίσως αυτό των ryzen να έχει και γραφικά .  Δεν τους συμφέρει να έχουν τρεις γραμμές παραγωγής στην ΤSMC , APU/CPU/Server.

Επεξ/σία 9 Νοεμβρίου 2018 από adtakhs

[50EuroUser]

Μάλλον το I/O Chip θα παίξει μέχρι και στα TR, τα ΑΜ4/APU θα βγαίνουν όπως πρώτα απλά τώρα θα 'ναι 8 Cores αντί για 4 ανά CCX. Στα 7nm 8 Cores, Memory Controller, PCIe Lanes, L3 κτλ θα παίξουν σε χαμηλό Die Size οπού τα yields δε θα χουν θέμα. Οριακά 100~120mm2 όταν 2 CCX 1st Gen με "κολα" είναι 213mm2. Τα LEGO chiplets στον Epyc μάλλον τα θέλουν για να χουν maximum yields στην αρχή στα Server και αργότερα όταν γίνουν καλύτερα τα 7nm να πάνε σε CCX ελαφρώς μεγαλύτερα με όλα μέσα για το AM4 (στο Q2 λογικά). Τα APU με 2-channel DDR4 είναι καταδικασμένα οτι και να γίνει να μην σέρνουν λόγω χαμηλού bandwidth (~51GB/sec DDR4-3200 DC) όταν μία 1050 έχει 112GB/sec. APU με HBM ακόμα και με 2 κανάλια (100GB/sec) γίνετε όπλο που όμως δύσκολα θα βρει θέση στην αγορά, κάτι σαν τα Broadwell με L4 Cache.

*Ζen2 7nm APU τέλος του 2019 με σίγουρα κάποια έκπληξη. Ίσως κάποιο AM4 7nm CCX (4-6-8 ενεργούς) με ενα Navi GPU με EMIB ή IF 2.0, κόβεις και ράβεις ανάλογα τα γούστα. Στο Q4-2019 θα παίζει πολύ καλό 7nm yield θεωρητικά.

*Υπάρχει φήμη ότι o Rome 64-Core θα 'χει 256 MB L3 (32 MB ανά Chiplet) άρα μεγάλη πιθανότητα να βγεί μια έκδοση χωρίς SoC-I/O για Rome με 32MB/CCX και η ΑΜ4 με SoC-I/O + 16MB/CCX (κάτω απο 150mm2 Die). Παραπάνω απο 8 Cores με 2 κανάλια μνήμης είναι γερό μπουκάλι πάντως.

Επεξ/σία 9 Νοεμβρίου 2018 από 50EuroUser

[sir ImPeCaBlE]

12 λεπτά πριν, kostas_anes είπε

Θα παιξει γενικα γιατι τα chiplets ειναι μονο τα cores και η cache. Ι/Ο και IMC ειναι εκτος chip και γι αυτο μαλλον θα κλοκαρει και καλυτερα. Ουσιαστικα πηραν το SoC και το βαλανε σε δικο του Chip.

Και δηλαδή θα χρεώνουν ένα chip @7nm + ένα @14nm στα 160$. Δύσκολο μου φαίνεται.

9 λεπτά πριν, adtakhs είπε

Δεν νομίζω να είναι το ίδιο I/O στα mainstream.

Θα χρησιμοποιήσουν ένα πιο μικρό . Αυτό λέω. 

To I/O  έχει και όλα τα Fabric. 

Ίσως αυτό των ryzen να έχει και γραφικά .  Δεν τους συμφέρει να έχουν τρεις γραμμές παραγωγής στην ΤSMC , APU/CPU/Server.

Δηλαδή τους συμφέρει πιο πολύ να βγάλουν άλλο IO chip @14nm για τη mainstream αγορά από να βγάλουν ένα @7nm με τα πάντα ενσωματωμένα αποκλειστικά για τη mainstream? 

Προσωπικά μου φαίνεται πιο λογικό ή να έχουν ήδη imc τα chiplets απλά να είναι απενεργοποιημένος για να αποφύγουν το numa ή να βγάλουν άλλα chip αποκλείστικά για τη mainstream.

[adtakhs]

2 λεπτά πριν, sir ImPeCaBlE είπε

Και δηλαδή θα χρεώνουν ένα chip @7nm + ένα @14nm στα 160$. Δύσκολο μου φαίνεται.

Δηλαδή τους συμφέρει πιο πολύ να βγάλουν άλλο IO chip @14nm για τη mainstream αγορά από να βγάλουν ένα @7nm με τα πάντα ενσωματωμένα αποκλειστικά για τη mainstream? 

Προσωπικά μου φαίνεται πιο λογικό ή να έχουν ήδη imc τα chiplets απλά να είναι απενεργοποιημένος για να αποφύγουν το numa ή να βγάλουν άλλα chip αποκλείστικά για τη mainstream.

Πρέπει να δώσουν δουλειά και στην Glofo. Μην το ξεχνάς αυτό ....

Αν πάνε σε πλήρες 8 core για mainstream, 

1) δεν θα μπορούν να παίξουν εύκολα με πάνω από 8 cores.

2) Δεν θα μπορούν εύκολα να τα κάνουν APU για να δώσουν μεγάλα chip με μικρή κάρτα στους oems.

3) Θα πρέπει να φτιάξουν και τριτη γραμμή για APU.

 

Βασικά εικασίες μόνο μπορούμε να κάνουμε.

 

Επεξ/σία 9 Νοεμβρίου 2018 από adtakhs

[kostas_anes]

Μόλις τώρα, sir ImPeCaBlE είπε

Και δηλαδή θα χρεώνουν ένα chip @7nm + ένα @14nm στα 160$. Δύσκολο μου φαίνεται.

Δηλαδή τους συμφέρει πιο πολύ να βγάλουν άλλο IO chip @14nm για τη mainstream αγορά από να βγάλουν ένα @7nm με τα πάντα ενσωματωμένα αποκλειστικά για τη mainstream? 

Προσωπικά μου φαίνεται πιο λογικό ή να έχουν ήδη imc τα chiplets απλά να είναι απενεργοποιημένος για να αποφύγουν το numa ή να βγάλουν άλλα chip αποκλείστικά για τη mainstream.

Γιατι τωρα που σου χρεωνουν 2 chip @ 12nm στα 160$ ειναι δυσκολο  ? Τι λογικη ειναι αυτη?
2 γραμμες παραγωγης θα υπαρχουν. Μια για chiplets, και αλλη μια για τα I/O. Τουλαχιστον ετσι βγαζει νοημα σε εμενα. 

Επισης ξαναλεω, αν ηταν να εχουν IMC τα chiplets τοτε δεν θα χρειαζονταν να κανουν το monolithic I/O. Εχει ποσταρει ο akoinonitos ενα διαγραμμα κατι σελιδες πριν, πηγαινε δες το να δεις πως ειναι δομημενο το I/O die. Nα βγαλουν αλλα chip για το mainstream δεν βγαζει νοημα απο αποψη κοστους.
Θα χρειαζονται 4+ γραμμες παραγωγης για να καλυψουν ολη την αγορα.

[sir ImPeCaBlE]

14 λεπτά πριν, kostas_anes είπε

Γιατι τωρα που σου χρεωνουν 2 chip @ 12nm στα 160$ ειναι δυσκολο  ? Τι λογικη ειναι αυτη?
2 γραμμες παραγωγης θα υπαρχουν. Μια για chiplets, και αλλη μια για τα I/O. Τουλαχιστον ετσι βγαζει νοημα σε εμενα. 

Επισης ξαναλεω, αν ηταν να εχουν IMC τα chiplets τοτε δεν θα χρειαζονταν να κανουν το monolithic I/O. Εχει ποσταρει ο akoinonitos ενα διαγραμμα κατι σελιδες πριν, πηγαινε δες το να δεις πως ειναι δομημενο το I/O die. Nα βγαλουν αλλα chip για το mainstream δεν βγαζει νοημα απο αποψη κοστους.
Θα χρειαζονται 4+ γραμμες παραγωγης για να καλυψουν ολη την αγορα.

2 chip @12nm στα 160$? Που αναφέρεσαι? Η λογική μου είναι ότι πρέπει όχι μόνο να βγάζει ένα κέρδος αλλά ιδανικά να πιέσει την Intel σε θέμα perf/mm2 και στη mainstream.

2 γραμμές παραγωγής είχαν όταν το καράβι πήγαινε για φούντο. Λογικά κάτι καλύτερο θα κάνουν τώρα που έβγαλαν και κανένα ψιλό.

Εξαρτάται τι σημαίνει "χρειάζονταν". Όπως είπα, το IO μπορεί να μπήκε για να αποφευχθεί το numa. Από την άλλη όντως μπορεί να μην έχουν imc. Αλλά τότε θεωρώ πολύ δύσκολο να δούμε τα ίδια στη mainstream οπότε όντως θα χρειαστούν 4 γραμμές παραγωγής (αντί για 3 που σκεφτόμουν).

Γενικά το σενάριο να βγάλουν 2 καινούργια chips για entousiast/server (εκεί δηλαδή που ουσιαστικά δεν είχαν κανένα) αλλά να μη βγάλουν για mainstream (εκεί δηλαδή που είχαν 2) μου φαίνεται λίγο "αφήσαμε το γάμο και πάμε για πουρνάρια". Πιο λογικό μου φαίνεται να βρήκαν τα λεφτά για 1-2 tapeout παραπάνω. 

[kostas_anes]

Μόλις τώρα, sir ImPeCaBlE είπε

2 chip @12nm στα 160$? Που αναφέρεσαι? Η λογική μου είναι ότι πρέπει όχι μόνο να βγάζει ένα κέρδος αλλά ιδανικά να πιέσει την Intel σε θέμα perf/mm2 και στη mainstream.

2 γραμμές παραγωγής είχαν όταν το καράβι πήγαινε για φούντο. Λογικά κάτι καλύτερο θα κάνουν τώρα που έβγαλαν και κανένα ψιλό.

Εξαρτάται τι σημαίνει "χρειάζονταν". Όπως είπα, το IO μπορεί να μπήκε για να αποφευχθεί το numa. Από την άλλη όντως μπορεί να μην έχουν imc. Αλλά τότε θεωρώ πολύ δύσκολο να δούμε τα ίδια στη mainstream οπότε όντως θα χρειαστούν 4 γραμμές παραγωγής (αντί για 3 που σκεφτόμουν).

Γενικά το σενάριο να βγάλουν 2 καινούργια chips για entousiast/server (εκεί δηλαδή που ουσιαστικά δεν είχαν κανένα) αλλά να μη βγάλουν για mainstream (εκεί δηλαδή που είχαν 2) μου φαίνεται λίγο "αφήσαμε το γάμο και πάμε για πουρνάρια". Πιο λογικό μου φαίνεται να βρήκαν τα λεφτά για 1-2 tapeout παραπάνω. 

Απο τον 2600 και πανω 2 chip (CCX) διασυνδεμενα μεσω IF σου δινουν με full πυρηνες η disabled αναλογα τι παριες. Η στην πρωτη γενια 2 CCX ειναι παλι σε ολους, αρα 2 chip @ 14nm

[sir ImPeCaBlE]

7 λεπτά πριν, kostas_anes είπε

Απο τον 2600 και πανω 2 chip (CCX) διασυνδεμενα μεσω IF σου δινουν με full πυρηνες η disabled αναλογα τι παριες. Η στην πρωτη γενια 2 CCX ειναι παλι σε ολους, αρα 2 chip @ 14nm

Ένα τσιπ είναι. Τι σχέση έχουν τα ccx τώρα?

[kostas_anes]

1 λεπτό πριν, sir ImPeCaBlE είπε

Ένα τσιπ είναι. Τι σχέση έχουν τα ccx τώρα?

Eνα die ειναι το οποιο εχει 2 chip μεσα του. Θυμισου οτι ειναι διαφορετικα compartments αλλιως δεν θα χρειαζονταν το IF. 

[sir ImPeCaBlE]

Καλά τώρα παίζουμε με τις λέξεις. Κάτσε να αναδιατυπώσω λοιπόν: "Και δηλαδή θα χρεώνουν ένα die @7nm + ένα @14nm στα 160$. Δύσκολο μου φαίνεται."

Και για να το κάνω πιο συγκεκριμένο το επιχείρημά μου: το IO die μόνο του φαίνεται πιο μεγάλο από (ή τουλάχιστον συγκρίσιμο με) το die των σημερινών Ryzen.

Επεξ/σία 9 Νοεμβρίου 2018 από sir ImPeCaBlE

[50EuroUser]

Ε ναι λογικά θα κάνουν άλλο Die για ΑΜ4 δεν παίζει το ίδιο Epyc Ι/Ο σε ΑΜ4 λόγω κόστους και θέματος με την δομή του Chip μετά. Ένα πλήρες CCX 8C+SoC 7nm είναι κάτω από 150mm2 σίγουρα κοντά στα ~120mm2, η Vega 20 στα 7nm είναι στα 331mm2. Ο χώρος στο Die είναι κατά κόρον SRAM.

EPYC CCX => 8C / 32 MB L3 / Χωρίς SoC

AM4 CCX => 8C / 16 MB L3 / SoC

APU CCX => ?~8C / ?~8 MB L3 / SoC + iGPU

Επεξ/σία 9 Νοεμβρίου 2018 από 50EuroUser

[sir ImPeCaBlE]

For reference o 8C της intel για τη mainstream στα 14nm είναι γύρω στα 178mm2 με igpu.