Εχει κανενας ιδεα απο VHDL?

[demonisawake]

library ieee ;

use ieee.std_logic_1164.all ;

entitymistique is port

x:in bit_vector (4 downto 0);

y:out bit);

architecture behave of mystique is

begin

p0:process (x)

variablecount:integer range -1 to 4;

variable s:integer range 0 to 4;

begin

count:=-1;

s:=0;

loop

count:=count+1;

if c(count)='1' then 

  s:=s+1;

end if;

exit when count=4;

end loop;

if s>2 then y<='1';

elseif s<=2 then y<='0';

end if;

end process;

end;

 

η ερωτηση ειναι ποια ειναι η λειτουργια αυτου του κωδικα και να ονομασω το κυκλωμα !

 

ευχαριστω εκ των προτερων

[Kercyn]

Πες το Γιώργο.

[Dr.Fuzzy]

Από τον τρόπο που είναι γραμμένος ο κώδικας φαίνεται ξεκάθαρα ότι γράφτηκε από κάποιον software και όχι hardware oriented engineer. Ο τρόπος με τον οποίο περιγράφουμε υλικό είναι διαφορετικός απ'ότι περιγράφουμε λογισμικό, πχ, στο υλικό έχεις ας πούμε χοντρικά πύλες, χύμα πύλες ασύνδετες, δεν έχεις κάποιο επεξεργαστή, δεν έχεις εντολές/κύκλο επεξεργαστή, κλπ. Έτσι για παράδειγμα ένα for-loop σε μια γλώσσα περιγραφής υλικού σίγουρα δε θα σου δημιουργήσει ένα μετρητή αλλά μια επαναλαμβανόμενη δομή.

Τι κάνει το κύκλωμα και πως ονομάζεται θα πρέπει να το βρεις μόνος σου αρκεί να διαβάσεις οποιαδήποτε βιβλίο VHDL για VLSI σχεδίαση (προτείνω των Sjoholm and Lingh, VHDL for Designers). Πάντως το παράδειγμα είναι πολύ εύκολο αν και γενικά πολύ κακογραμμένο!