verilog code

[Dr.Fuzzy]

Με προσγειωσες...

Welcome to VLSI world!

 

Για να σου δώσω μια ιδέα για το high level abstraction και code-reuse που προσφέρουν οι γλώσσες περιγραφής υλικού, το παράδειγμα του 32-bit shift register που ανέφερες (παραμετρικά) σε συνθέσιμη dataflow περιγραφή θα μπορούσε να γίνει κάπως έτσι:

module shift_reg_param (q, clk, d, rst_n);
parameter N=32;
input d, clk,rst_n;
output[0:N-1] q;
reg [0:N-1] q_next;

assign q = q_next;

always@ (posedge clk)
begin
if (~rst_n)
  q_next <= N`b0;
else
  q_next = {q_next, d};
end
endmodule

...σκέψου ότι πριν χρόνια, πριν τις HDL, εργαλεία σύνθεσης, κλπ...το παραπάνω κύκλωμα θα το σχεδίαζες με εισαγωγή σχηματικού, πύλη προς πύλη καλώδια κλπ κλπ...

 

Αν θες φυσικά μπορείς να πας και σε μεγαλύτερο επίπεδο αφαίρεσης και high-level synthesis και να κοιτάξεις SystemVerilog (super set της verilog), Handel-C και SystemC γλώσσες (supersets της C με δυνατότητα για concurrent tasks, signals, clock events κλπ κλπ)

 

Επίσης όπως είπα σε άλλο ποστ με τις παραπάνω γλώσσες δεν είναι απαραίτητο να κάνεις VLSI design αλλά χρησιμοποιούνται ως γλώσσες για μοντελοποίηση συστημάτων σε αλγοριθμικό συστεμικό επίπεδο λόγο abstraction που προσφέρουν και επιπλέον έννοιες (concurrent, parallel tasks, κλπ) που εισάγουν και δεν περιορίζονται στο κλασσικό sequential nature των κλασσικών γλωσσών προγραμματισμού.

[παπι]

Με προσγειωσες με τα 100κ. Ειχα κατι κατα νου μου. $$$$

[Dr.Fuzzy]

χαχα ναι ρε συ και τα 100Κ που είπα είναι λίγα...βέβαια τόσο κάνει η μάσκα, από εκεί και πέρα το κάθε τσιπ κοστίζει όσο μια χούφτα άμμος...αλλά για να αποσβέσεις και να συμφέρει θες μεγάλο volume (πχ SoC σε mobile devices). Γιαυτό και δεν πας σε ASIC σε τέτοια περίπτωση αλλά σε FPGA (από 40 ευρώ έως το θεό 10Κ+ ανάλογα το μέγεθος, ταχύτητα και άλλα πολλά).

Δες για development boards της Xilinx και Altera. 

[παπι]

40e ενα ic δεν το λες λιγα. Btw σκεφτομουν να φτιαξω ενα hasher με καμια 100ρια πυρηνες, δες τι δινει ο κοσμος για αυτα τα asic

http://www.ebay.com/itm/New-Coin-Craft-28nm-ASIC-BitCoin-BTC-Miner-1-TH-S-/201067699698?pt=LH_DefaultDomain_0&hash=item2ed0919df2

[iodna2006]

χαχα ωραίος ...

Από αυτό :

 

"αυτα τα hdl τι βγαζουν ως output; Κυκλωμα;"

Πήγες εδώ:

"Btw σκεφτομουν να φτιαξω ενα hasher με καμια 100ρια πυρηνες, δες τι δινει ο κοσμος για αυτα τα asic."

[Dr.Fuzzy]

Δε συμφέρει να πας σε ASIC και το fpga θα πρέπει να ειναι μεγάλο άρα πολυ ακριβό + θα πρέπει να βάλεις και το κόστος για τα εργαλεία που κοστίζουν...πολλές πολλές χιλιάδες ευρω. Γιαυτο που θες να κανεις εγω θα κοίταζα GPGPU cuda ή opencl.

[παπι]

χαχα ωραίος ...

Από αυτό :

 

"αυτα τα hdl τι βγαζουν ως output; Κυκλωμα;"

Πήγες εδώ:

"Btw σκεφτομουν να φτιαξω ενα hasher με καμια 100ρια πυρηνες, δες τι δινει ο κοσμος για αυτα τα asic."

 

Δεν θελω να το πενευτω, αλλα ειμαι και πολυ εξυπνος να ουμε.