verilog code

[Dr.Fuzzy]

  Στις 5/4/2014 στις 1:04 ΜΜ, Cpkdemian είπε

Φιλε ευχαριστω για το ενδιαφερον. αρχικα θελω να πω οτι δεν ειναι οτι δεν  θελω να ασχοληθω εχω ηδη στειλει 15 εργασιες στο συγκεκριμενο απλα δεν προλαβενω να κανω την συγκεκριμενη γι αυτο ζητησα βοηθεια. Θελει να φτιαξω εναν 8 μπιτο αφαιρετη στ γλωσσα verilog να τρεχει στο synapticad

Φίλε μου ένα λεπτό...Αν όντως έχεις στείλει 15 εργασίες στο συγκεκριμένο όπως λες πρέπει να μπορείς να μου απαντήσεις το πολύ βασικό που σε ρώτησα, δηλαδή:

 

σε τι το θες, περιγραφή μεταφοράς δεδομένων σε επίπεδο καταχωρητών, περιγραφή συμπεριφοράς ή δομική περιγραφή;

 

Τις προηγούμενες εργασίες πως τις έκανες; Συγνώμη αλλά δε γίνεται να έχουν προηγηθεί 15 εργασίες και να μην μπορείς να υλοποιήσεις ένα δυαδικό αφαιρέτη. Ακόμα και η ερώτηση σου "...που να τρέχει στο synpticad" δείχνουν ξεκάθαρα ότι δεν έχεις ιδέα για το θέμα! Μη μου πεις πάλι ότι δεν έχει χρόνο γιατί είναι υπόθεση 30 λεπτών (και πολύ λέω) αυτό που σου ζήτησαν...και είμαι σίγουρος ο χρόνος που έχεις αφιερώσει σε αυτό το νήμα είναι πολύ μεγαλύτερος.

 

Εκτίθεσαι βάναυσα με το να μην είσαι ειλικρινής...

[παπι]

  Στις 5/4/2014 στις 11:05 ΠΜ, Dr.Fuzzy είπε

μμμμ...πολύ πολύ χοντρικά ναι...αλλά όχι απαραίτητα, ούτε περιορίζεται σε αυτό π.χ. high level behavioral system modeling, algorithmic evaluation, concurrent tasks, architectural design, timing simulation, κλπ κλπ κλπ

Είναι να σαν να λες η C παράγει GUI; Θα μπορούσε...

 

Γενικότερα εντάσσεται στο VLSI/Embedded design και έχει διάφορα επίπεδα αφαίρεσης (top-down high-level έως transistor level) μέχρι την τελική υλοποίηση VLSI. 

 

Χμμμ, γραψε μου ενα flipflop και ποσταρε screen να δω τι παιζει. Γιατι ο google δεν με παει...

[Cpkdemian]

  Στις 5/4/2014 στις 2:11 ΜΜ, Dr.Fuzzy είπε

Φίλε μου ένα λεπτό...Αν όντως έχεις στείλει 15 εργασίες στο συγκεκριμένο όπως λες πρέπει να μπορείς να μου απαντήσεις το πολύ βασικό που σε ρώτησα, δηλαδή:

 

σε τι το θες, περιγραφή μεταφοράς δεδομένων σε επίπεδο καταχωρητών, περιγραφή συμπεριφοράς ή δομική περιγραφή;

 

Τις προηγούμενες εργασίες πως τις έκανες; Συγνώμη αλλά δε γίνεται να έχουν προηγηθεί 15 εργασίες και να μην μπορείς να υλοποιήσεις ένα δυαδικό αφαιρέτη. Ακόμα και η ερώτηση σου "...που να τρέχει στο synpticad" δείχνουν ξεκάθαρα ότι δεν έχεις ιδέα για το θέμα! Μη μου πεις πάλι ότι δεν έχει χρόνο γιατί είναι υπόθεση 30 λεπτών (και πολύ λέω) αυτό που σου ζήτησαν...και είμαι σίγουρος ο χρόνος που έχεις αφιερώσει σε αυτό το νήμα είναι πολύ μεγαλύτερος.

 

Εκτίθεσαι βάναυσα με το να μην είσαι ειλικρινής...

ναι αυτο ισχυει για πριν κατι μερες τωρα που βρηκα δουλεια δεν ειχα χρονο να στειλω την συγκεκριμενη ασκηση και αν δεν την στειλω κοβομαι αλλιως δεν με ενδιεφερε καθολου το ολο ζητημα. τωρα το να ποσταρει κανεις κατι και να ζηταει βοηθεια και οι μισοι να τον κραζουν ειναι πολυ ευχαριστο. και οπως λες οχι δεν εχω ουτε ενα τεταρτο να το φτιαξω και να τοι στειλω λες να ειχα χρονο και να εμπαινα σε αυτην την διαδικασια?

[Dr.Fuzzy]

ναι αλλά τις άλλες 15 πως τις έστειλες όταν δεν γνωρίζεις ούτε τα βασικά;

Αν δε θες να κοπείς τότε πρέπει να προσπαθήσεις, διαφορετικά δεν πρέπει να περάσεις, είναι απλό. Αν είχες δείξει την ελάχιστη διάθεση σίγουρα κάποιος θα σε είχε βοηθήσει.

 

Συγνώμη, αλλά δεν με πείθεις και μάλλον κανέναν, για την ακρίβεια το κάνεις χειρότερο από ότι είναι.

[Cpkdemian]

πωω ρε φιλε τι καθομαι και συζηταω μαζι σου. σου λεω δεν εχω χρονο να την παραδωσω οχι δεν ξερω πως να την κανω . γιατι οσο και καλος να εισαι σε κατι παντα θελει χρονο για να ετοιμασεις το οτιδηποτε( και να στειλεις ολοκληρη αναφορα).

[Kercyn]

Αν το χρόνο που κλαίγεσαι σ' αυτό το thread τον χρησιμοποιούσες για να κάνεις την άσκηση θα την είχες τελειώσει. Και στην τελική τι ζητάς απ' αυτό το thread, να στην κάνει άλλος; Εμείς δηλαδή που καθόμαστε όλοι μέρα κάθε μέρα έχουμε άπλετο χρόνο να κάνουμε ασκήσεις αγνώστων ε;

[Dr.Fuzzy]

  Στις 5/4/2014 στις 5:06 ΜΜ, Cpkdemian είπε

πωω ρε φιλε τι καθομαι και συζηταω μαζι σου. σου λεω δεν εχω χρονο να την παραδωσω οχι δεν ξερω πως να την κανω . γιατι οσο και καλος να εισαι σε κατι παντα θελει χρονο για να ετοιμασεις το οτιδηποτε( και να στειλεις ολοκληρη αναφορα).

η αλήθεια έιναι ότι αυτό έπρεπε να το πω εγώ, αλλά ήμουν ευγενικός!

 

Άρα ανακεφαλαιώνοντας, επιμένεις ότι είσαι καλός και ξέρεις να την κάνεις αλλά δεν έχεις χρόνο...βέβαια αυτό που σε ρώτησα στο αρχικό μου ποστ (βασική γνώση που μετά από 15 εργασίες έπρεπε να με έχεις διορθώσει κιόλας) δεν το απάντησες. Επομένως ας δεχτούμε ότι ξέρεις να την κάνεις, τι ακριβώς θες δηλαδή; Να σου γράψω την αναφορά;

 

Κάθε φορά πάντως το κάνεις χειρότερο απ'ότι είναι. Δεν το καταλαβαίνεις και συνεχίζεις να εκτίθεσαι, αλλά μιας και δεν πειράζει εσένα, τι με κόφτει εμένα στην τελική! Συνέχισε...

Επεξ/σία 6 Απριλίου 2014 από Dr.Fuzzy

[παπι]

Τι θα γινει με το flipflop μου;

[Dr.Fuzzy]

  Στις 5/4/2014 στις 9:59 ΜΜ, παπι είπε

Τι θα γινει με το flipflop μου;

χαχαχα θέλω το μπιφτέκι μου!!!

 

Έλα sorry σε ξέχασα, τσίμπα ένα D-FF με ασύγχρονο active-low reset σε behavioral περιγραφή (high level abstraction). Άμα το θες και σε gate-level ή...transistor level περιγραφή σφύρα...

 

module dff_async_rst_n (d, clk, rst_n, q);

input d, clk, rst_n ;
output q;

reg q;

always @( posedge clk or negedge rst_n)
if (~rst_n) begin
  q <= 1'b0;
end else begin
  q <= d;
end

[παπι]

Τωρα αυτο το κανεις compile και σου βγαζει το κυκλωμα; Και τι κυκλομα; Με τρανζιστορ ή θα βαλει καποιο IC με gates που υπαρχει στην αγορα;

[gon1332]

  Στις 6/4/2014 στις 10:43 ΠΜ, παπι είπε

Τωρα αυτο το κανεις compile και σου βγαζει το κυκλωμα; Και τι κυκλομα; Με τρανζιστορ ή θα βαλει καποιο IC με gates που υπαρχει στην αγορα;

 

Σου βγάζει μία μορφή αρχείου η οποία περιέχει πληροφορίες για το κύκλωμα. Για να δεις το κύκλωμα, το βάζεις σε ένα άλλο πρόγραμμα. Ένα γνωστό είναι ο Design Compiler της Synopsys. Αυτό θα σου βγάλει τη λογική σε πύλες. Στη συνέχεια, αφού το παραμετροποιήσεις, το output θα το βάλεις σε ένα άλλο πρόγραμμα, με το οποίο θα βάλεις μέταλα κτλπ. Ένα γνωστό είναι το Encounter της Cadence. Τέλος πας στην παραγωγή του κυκλώματος σε κάποιο εργοστάσιο.

[Dr.Fuzzy]

Οτι σου είπε gon. Πολυ πολύ γενικά τη hdl περιγραφή την περνάς απο εργαλείο που κανει λογική σύνθεση και παράγει το κύκλωμα (συνδυαστικη-ακόλουθιακη λογική ανάλογα). Απο εκει και πέρα κανεις map-place και route ανάλογα την τεχνολογία που θα γίνει η υλοποίηση (structured ASIC, semi custom, fpga, ASIC κλπ). Αν μιλάμε για full ASIC τότε δεν έχεις έτοιμα cells και σχεδιάζεις σε επίπεδο transistor (μέταλλο, ημιαγωγος κλπ).

[παπι]

Χμμμ...

 

Δηλαδη βαζω αλλλη μια συναρτηση στο παραπανω που εχει 32 φφ, το κανω compile, το κανω route σε ic, το στελνω στα βαθυ της ανατολης. Και μου ερχεται ενας 32bit shift register;

[Dr.Fuzzy]

Μμμμμ....ναι αλλα κανεις και αλλα πολλα πριν που δεν αναφέρω για να διασφαλίσεις οτι αυτο που εκανες δουλευει. Διότι μετα το sign off με την εταιρία που θα φτιάξει τις μάσκες ουδέν λάθος αναγνωρίζεται...επίσης οι μάσκες κοστίζουν...100.000+

 

Οποτε αν μιλάμε για low volume δεν σε συμφέρει να πας σε ASIC οποτε πας σε FPGA.

 

Ολα αυτα που σου γράφω ειναι πάρα πολυ γενικά...

[παπι]

Με προσγειωσες...