υπολογίσμός συγχότητας BUS MCH

[johnyb98]

Καλησπέρα.

 

Όπως θα δείτε και στην εικόνα, έχω ένα πρόβλημα. Κάτι μου φαίνεται δεν υπολογίζω σωστά, και θα ήθελα τη γνώμη/βοήθειά σας.

 

Σε ένα bus, είναι βασικά τρία τα στοιχεία:

Bus width (bits)

Bus speed (MHz)

Badwidth (MB/sec)

 

Εάν έχεις π.χ. width & speed, μπορείς να υπολογίσεις το Bandwidth.

 

π.χ. για το ISA 8-bit, εάν δίνονται

Bus width (bits):8

Bus speed (MHz):8.3

 

εύκολα βγαίνει ότι το bandwidth είναι

 

8 * 8,3 * 1.000.000 bits/sec = 66,4 * 1.000.000 bits/sec = 66.400.000 bits/sec = 66.400.000 / 1.048.576 Mbits/sec = 63,39 Mbits/sec = 63,39/8 MB/sec = 7,9 MB/sec.

 

Αντίστοιχα, με ανάλογους υπολογισμούς, αν σου δώσουν bandwidth και ένα απ' τα δύο άλλα μεγέθη, βγάζεις το τρίτο. Στη συγκεκριμένη περίπτωση, αν μας έδιναν

Bandwidth:7,9 MB/sec

και μας έλεγαν ότι πρόκειται για 8-bit bus

 

εύκολα θα βγάζαμε ότι έχει συχνότητα 8,3MHz.

 

Τώρα, πάμε στο πρόβλημα/ερώτηση που έχω...

 

Στην εικόνα που έχω ανεβάσει, βλέπουμε ότι το bus του MCH έχει bandwidth 3,2GHz. Αυτό που θελω να βρω εγώ είναι η συχνότητα του bus. Εδώ βέβαια λείπει ένα ακόμη από τα δύο στοιχεία που χρειαζόμαστε, το bus-width. Οπότε, θα υπολογίσουμε και τις δύο περιπτώσεις:

-μία για 32-bit και

-μία για 64-bit

 

Υπολογίζω λοιπόν:

 

α. 32-bit

 

((3,2 * 1024^9 * 8) / 32 ) / 1.000.000 MHz = 858,9 MHz

 

β. 64-bit

 

((3,2 * 1024^9 * 8) / 64 ) / 1.000.000 MHz = 429,5 MHz

 

Αυτός ο υπολογισμός μου βγαίνει σωστός. Με διπλό bus width μεταφέρονται τα ίδια δεδομένα σε μισό χρόνο (κύκλους ανά sec - Hertz).

 

Αυτό που μου κάνει εντύπωση, είναι, εάν ο υπολογισμός μου είναι σωστός, τί συχνότητα θα έχει από πάνω η CPU? Τί γίνεται με τη συχνότητα του επεξεργαστή? Γιατί, απ' ό,τι θυμάμαι, στους P4, 32/64 bit δε θυμάμαι τέτοιες συχνότητες. Εκτός και αν εδώ μιλάμε για συχνότητα bus που δεν έχει να κάνει με τον επεξεργαστή. Αλλά και πάλι εδώ έχω άλλη απορία. Βάση ποιού bus υποστηρίζει ένα chipset και τους ανάλογους επεξεργαστές?

 

Απ' όσο έχω διαβάσει, δεν έχω καταλάβει τη σχέση chipset buses και υποστηριζόμενων επεξεργαστών.

 

Κάποια βοηθεια σχετικά με τις απορίες μου να τα ξεκαθαρίσω λιγάκι?

 

Ευχαριστώ για το χρόνο σας !!

[ahristos]

Δεν είναι τόσο απλά τα πράγματα. Και σήμερα που οι ελεγκτές μνήμης είναι ενσωματωμένοι στους επεξεργαστές έγιναν ακόμα χειρότερα

Ο ελεγκτής που έχει στο σχήμα είναι Quad Data Rate ή Quad Pumping όπως το έλεγε η Intel. 4 μεταφορές ανά κύκλο ρολογιού δηλαδή.

Ξέροντας ότι το εύρος του είναι 64bit (8 Bytes), για να πάρουμε εκείνα τα 3.2 GB/s θέλουμε 8 Bytes επί 100 MHz επί 4 μεταφορές ανά κύκλο.