κυκλικο έλεγχος πλεονασμου (ψηφιακη λογική)

[voulaji]

Μπορεί κάποιος να βοηθήσει στο εξής:

Θέλω να σχεδιάσω το κύκλωμα του καταχωρητή ολίσθησης που μπορεί να υλοποιήσει τη διαδικασία CRC για την παραγωγή του FCS για ένα 11 bit μήνυμα, χρησιμοποιώντας το πολυώνυμο γεννήτορα P(x) = x5 + x3 + x + 1.

Υπάρχει καμια ιδέα?

[Dr.Fuzzy]

Μπορεί κάποιος να βοηθήσει στο εξής:

Θέλω να σχεδιάσω το κύκλωμα του καταχωρητή ολίσθησης που μπορεί να υλοποιήσει τη διαδικασία CRC για την παραγωγή του FCS για ένα 11 bit μήνυμα, χρησιμοποιώντας το πολυώνυμο γεννήτορα P(x) = x5 + x3 + x + 1.

Υπάρχει καμια ιδέα?

 

Αυτό που θες είναι ένας Linear Feedback Shift Register (LFSR). Το κύκλωμα δεν θα στο δώσω έτοιμο, αλλά θα σου πω ότι χρειάζεσαι μάλλον 6 D-Flip Flops και 3 XOR gates. Το πως θα τα συνδέσεις θα το βρεις διαβάζοντας εδώ π.χ.,

 

http://en.wikipedia.org/wiki/Linear_feedback_shift_register

 

[voulaji]

Αυτό που θες είναι ένας Linear Feedback Shift Register (LFSR). Το κύκλωμα δεν θα στο δώσω έτοιμο, αλλά θα σου πω ότι χρειάζεσαι μάλλον 6 D-Flip Flops και 3 XOR gates. Το πως θα τα συνδέσεις θα το βρεις διαβάζοντας εδώ π.χ.,

 

http://en.wikipedia.org/wiki/Linear_feedback_shift_register

 

Γιατι 6 f-f και 3 XOR?

Εμένα δεν μου προκυπτρι κάτι τέτοιο...

[Dr.Fuzzy]

Γιατι 6 f-f και 3 XOR?

Εμένα δεν μου προκυπτρι κάτι τέτοιο...

 

OΚ, κανε post το κύκλωμα που σου προκύπτει να το συζητήσουμε.

[voulaji]

OΚ, κανε post το κύκλωμα που σου προκύπτει να το συζητήσουμε.

 

To κύκλωμα που σχεδίασα έχει 5 D-Flip Flops και 3 XOR gates.

1)Πού έχω κάνει λάθος?

και

2) ο πίνακας που θα παρουσιαζει βημα-βημα τη λειτουργία του κυκλώματος, πώς πρέπει να είναι?

κυκλωμα.zip

[Dr.Fuzzy]

To κύκλωμα που σχεδίασα έχει 5 D-Flip Flops και 3 XOR gates.

1)Πού έχω κάνει λάθος?

και

2) ο πίνακας που θα παρουσιαζει βημα-βημα τη λειτουργία του κυκλώματος, πώς πρέπει να είναι?

 

Για εξήγησε μου πως προκύπτει αυτό που σχεδίασες.

[voulaji]

Για εξήγησε μου πως προκύπτει αυτό που σχεδίασες.

 

Το πολυωνυμο το βρηκα και νομιζω πως ειναι αυτο:

C4<-- C3 <-- + <-- C2 <-- C1 <-- + <-- C0 <-- +

 

εκει που δυσκολευομαι τωρα είναι ο πίνακας. Τον έχω φτάσει μεχρι το σημειο που περιγράφω, αλλα ειλικρινα δεν μπορώ να προχωρησω άλλο. Μπορείς να με βοηθήσεις?

 

C4 C3 C2 C1 C0 C4+C2 C4+C0 C4+in In

Αρχή 0 0 0 0 0 0 0 1 1

1 0 0 0 0 1 0 1 1 1

2 0 0 0 1 1 0 1 0 0

3 0 0 1 1 0 1

4 0 1 0

5 1 0

6 1

7 0

8 1

9 1

10 0 *

11 0

12 0

13 0

14 0

15 0

 

---------- Το μήνυμα προστέθηκε στις 01:55 ----------

 

Το πολυωνυμο το βρηκα και νομιζω πως ειναι αυτο:

C4<-- C3 <-- + <-- C2 <-- C1 <-- + <-- C0 <-- +

 

εκει που δυσκολευομαι τωρα είναι ο πίνακας. Τον έχω φτάσει μεχρι το σημειο που περιγράφω, αλλα ειλικρινα δεν μπορώ να προχωρησω άλλο. Μπορείς να με βοηθήσεις?

 

C4 C3 C2 C1 C0 C4+C2 C4+C0 C4+in In

Αρχή 0 0 0 0 0 0 0 1 1

1 0 0 0 0 1 0 1 1 1

2 0 0 0 1 1 0 1 0 0

3 0 0 1 1 0 1

4 0 1 0

5 1 0

6 1

7 0

8 1

9 1

10 0 *

11 0

12 0

13 0

14 0

15 0

 

Με λιγα λογια , πώς πρεπει να κινηθω μετα το το 2ο bit?

[Dr.Fuzzy]

Δες αυτό,

 

C5 -> + -> C4 -> + -> C3 -> C2 -> + -> C1 -> C0

 

0 3F 111111

1 29 100101

2 05 101000

3 0A 010100

4 14 001010

5 28 000101

6 07 111000

7 0E 011100

8 1C 001110

9 38 000111

10 27 111001

11 19 100110

12 32 010011

13 33 110011

14 31 100011

15 35 101011

16 3D 101111

17 2D 101101

18 0D 101100

19 1A 010110

20 34 001011

 

[voulaji]

Καταρχήν σε ευχαριστώ για την ανταπόκριση.

Έχω όμως δυο ερωτήσεις.

1) Γιατί χρειαζεται 6 f-f/ Πώς προκυπτει αυτο?

2) Γιατί το δικό μου κύκλωμα είναι λάθος?

 

Επίσης, σου είναι εύκολο να μου επισυναψεις τον πίνακα, γιατί έτσι όπως εμφανίζεται δεν βγάζω ακρη.