Imagination Multi-Core PR

[Ailuros]

http://www.imgtec.com/News/Release/index.asp?NewsID=449

 

Γνωρίζαμε ως τώρα ότι το SGX543 επιτρέπει μέχρι και 4 πυρήνες σε ένα SoC, αλλά η παραπάνω ανακοίνωση ανεβάζει τον πήχη μέχρι και 16 πυρήνες. Κοντολογής οι συνεργάτες της IMG (μεταξύ αυτών και η Intel όπως και η Apple όπου αμφότερες εταιρίες έχουν και μερίδιο μετοχών) μπορούν αν θελήσουν να φτιάξουν ανάλογα SoC που υπολογίζω να φτάνουν μέχρι και τα mainstream notebooks. Μόνη προυπόθεση για κάποιον σαν την Intel θα ήταν να σταματήσει το R&D στο chipset τμήμα τους και να βασιστούν στις άδειες της IMG και να βάλει να γράψει η Tungsten σοικούς οδηγούς που είναι μέχρι στιγμής για τον φούτσο ότι αφορά Poulsbo στα σημερινά Atom Z.

 

΄Ενας πυρήνας 543 καταλαμβάνει σύμφωνα με την εταιρία 8mm2 στα 65nm με συχνότητα 200MHz. Σε πρωτόκολλα παρασκευής όπως το μελλοντικό 32nm τα 400MHz δεν είναι απίθανα και δύσκολα θα υπολόγιζα πάνω από 2-2.5 τετραγωνικά χιλιοστά ανά πυρήνα. Επί 16x μας κάνει χοντρικά 32-40mm2 ανάλογα το foundry.

 

Η πρώτη εύλογη απορία έρχεται διαβάζοντας στην ανακοίνωση για linear scaling μέχρι και 95%. Να τονίσουμε τα βασικά σημεία:

 

* maintains the highest performance per mW of any embedded graphics core, a key benefit of POWERVR SGX

* highly linear scaling (over 95% efficiency) of performance in both geometry (vertex processing) and rasterisation (pixel/fragment processing)

* dynamic load balancing and on-demand task allocation at the pipeline level

* no fixed allocation of given pixels to specific cores, enabling maximum processing power to be allocated to the areas of highest on-screen action

* scalable GP-GPU compute power, which can be fully utilised through all Khronos APIs including OpenGL ES 2.x, OpenVG™ 1.x and OpenCL™

* use any number of cores from 2-16, even or odd

* no additional work for software developers; using one driver stack for all SGX cores means applications see a common SGX architecture via the standard APIs regardless of number of cores used

* no additional CPU load when using multiple cores or loss of performance.

 

Από τα συμφραζόμενα και λίγο insider info υποψιάζομαι ότι πρόκειται για μια εναλλακτική μέθοδο SFR (single frame rendering) και ουχί για AFR (alternative frame rendering). Ο PowerVR είναι ένας κλασικός TBDR (tile based deferred renderer) που σημαίνει ότι όχι μόνο καθυστερεί υπεραπλουστευμένα την επεξεργασία κατά ένα καρέ αλλά διαιρεί και κάθε κάρε σε tiles - μικρά πλακάκια μέχρι σήμερα 32*16 pixels. Η πολυτέλεια εδώ είναι ότι ένας TBDR μπορεί να προβλέψει με ακρίβεια το ακόλουθο καρέ και μπορεί έτσι ευκολότερα να διαμοιράσει στους εκάστοτε πυρήνες τμήματα του κάθε καρέ και να μην έχει να παλέψει με interframe latency που είναι η αχίλλειος πτέρνα του AFR.

 

Eφόσον λοιπόν μιλάνε για dynamic load balancing λογικά θα πρέπει να μην υπάρχουν πλέον και συγκεκριμένα μεγέθη για τα tiles, αλλά αντ' αυτού δυναμικά προσαρμοζόμενα μεγέθη τόσο για macro όσο και για micro tiles (macro tiling = διαιρώ ένα καρέ σε 3, 4 ή και περισσότερα τμήματα όπου ξεκινάει η επεξεργασία ανά macro tile όπου επαναδιαιρείται το κάθε macro σε πλείστα πολύ μικρότερα micro tiles). Tην θεωρία αυτή ενισχύει η σημείωση ότι δεν υπάρχει fixed allocation of given pixels to specific cores.

 

Tiling χρησιμοποιούν πλήστοι επεξεργαστές γραφικών ακόμα και πολλοί IMRs (immediate mode renderers) που αποτελούν την πλειοψηφία των GPU. Η μικρή αλλά ουσιώδη διαφορά είναι ότι όταν διασπάνε μια σκηνή σε πλακάκια μπορεί να γλυτώνουν σε εύρος μνήμης και κατανάλωση μνήμης, αλλά δεν είναι σε θέση να αποβάλλουν την περιττή γεωμετρία που δεν φαίνεται, πράγμα που ένας TBDR το κάνει με ευκολία. ΄Ενας από τους λόγους που μεθόδοι όπως το SFR, Supertiling και τα συναφή δεν επιτυγχάνουν το παραμικρό geometry scaling σε multi-GPU συνδέσεις.

 

Για να δούμε τι κρύβει αυτό το μυστήριο μιας και έχει καταχωρηθεί σχετική ευρεσιτεχνία από την εταιρία αλλά δεν έχει δημοσιευτεί ακόμα. Ας ελπίσουμε ότι η Intel έχει τα μάτια της ανοιχτά και θα επενδύσει στην συγκεκριμένη τεχνολογία. Aν όντως επιτυγχάνει linear scaling μέχρι και 95% μεταξύ πολλαπλών πυρήνων το μόνο σημαντικό μειονέκτημα έναντι ενός μοναδικού πυρήνα θα ήταν γύρω στο 20% υπολογιζόμενο παραπάνω die area. Χώρο δεν καταλαμβάνουν ούτως ή άλλος πολύ αυτοί οι πυρήνες και ελπίζω να μασήσει η Intel για να ξεφορτωθούμε επιτέλους τους εμετικούς ενσωματωμένους πυρήνες γραφικών τους.

[Ailuros]

Παραπιπτόντως η σύνδεση των πυρήνων γίνεται με επιπλέον hardware από ότι φαίνεται:

 

An application running on a system that employs a member of the SGX543MP family will have no need to know how many cores the GPU employs - all core management duties will be performed by the driver software.

Without any intervention by the application - and, more importantly, without any intervention by the application's developer - the driver will pass data to an "MP code scheduler," which will in turn pass that data to one pipeline scheduler per core, which will then pass it to one thread scheduler per multi-threaded processing engine, which will then manage the threads through the engines as they process the graphics data.

In other words, the SGX543 can have any number of cores from two to sixteen with no change in the driver software or the application. All that complex data/pipeline/thread management is done in hardware. No muss, no fuss.

 

 

http://www.theregister.co.uk/2009/03/18/sgx543mp/

 

Αναρωτιέμαι ότι αν πω ότι θεωρητικά ένα 16-πύρηνο ΜΡ στα 400ΜΗz μπορεί να φέρει σε δύσκολη θέση ακόμα και μια 4850 θα κεντρίσω λίγο παραπάνω το ενδιαφέρον;