yorgosd Δημοσ. 30 Μαρτίου 2006 Δημοσ. 30 Μαρτίου 2006 kserei kaneis apo sxediasi psifiakon kiklomaton???
yorgosd Δημοσ. 30 Μαρτίου 2006 Μέλος Δημοσ. 30 Μαρτίου 2006 ti sxoli eisai file??den pisteuo na eimaste stin idia?eimai sto emp esu?
megamak Δημοσ. 30 Μαρτίου 2006 Δημοσ. 30 Μαρτίου 2006 Όχι, εγώ είμαι στους Μηχανικούς Η/Υ στη Πάτρα, αλλά πάνω-κάτω τα ίδια κάνουμε, ειδικά στα πρώτα εξάμηνα. Ρώτα κάτι συγκεκριμένο και αν μπορώ θα σε βοηθήσω (περισσότερο Verilog, ψηφιακά δε ξέρω και τόσο πολύ)
nikoskon Δημοσ. 31 Μαρτίου 2006 Δημοσ. 31 Μαρτίου 2006 Πες μας και θα δούμε τί μπορούμε να κάνουμε...
yorgosd Δημοσ. 31 Μαρτίου 2006 Μέλος Δημοσ. 31 Μαρτίου 2006 oipon i askisi exei os eksis: Leei mono me Half adders, Full adders, kai MUX 2_1 na ilopoiithei me to mikrotero dinato kikloma i sinartisi F=A+3B+2 opou A enas arithmos ton 4 bit kai B enas arithmos ton 2 bit. Mpoei kapoios na voithiseis oste na vrethei to veltisto kikloma?? kai epete i perigrafi tou kiklomatos se verilog alla prota an mporeite voithiste me to sxediamos.. Euxaristo gia to endiaferon
cger Δημοσ. 31 Μαρτίου 2006 Δημοσ. 31 Μαρτίου 2006 Κοίτα μήπως και βοηθηθείς εδώ: http://logiclab.teipir.gr/ στις παρουσιάσεις και στα ολοκληρωμένα.
yorgosd Δημοσ. 31 Μαρτίου 2006 Μέλος Δημοσ. 31 Μαρτίου 2006 den thelo etoimi lisi...auto einai mono ena komati enos terastiou project...opoios mporei as pei toulaxiston kamia idea na voithisei.... Autos einai kai o stoxos tou forum nikoskon pou den katalabaino kai to sxolio sou...
Typhoon Δημοσ. 31 Μαρτίου 2006 Δημοσ. 31 Μαρτίου 2006 Εγώ θα έλεγα αρχικά να προσθέσεις τα Β μεταξύ τους και μετά με το 2 (το οποίο είναι επίσης 2 bit). Θα χρειαστείς 3 Full Adder 2-bit για τα β και μετά μπορείς να γλυτώσεις ένα Full Adder γιατί από το sum του LSB του 2 με το Β δεν μπορεί να προκύψει carry. Άρα θα έχεις και ένα Full Adder 1 bit και ένα half adder 1-bit. Μετά τώρα θα χρησιμοποιήσεις σίγουρα ακόμα 1 Full Adder 2-bit για να προσθέσεις τα 2 LSB του Α με το μερικό άθροισμα που υπολογίστικε παραπάνω (3Β + 2). Μετά πιστεύω μπορεί να γλυτώσεις τους 2 Full Adder βάζοντας πολυπλέκτες και παίζοντας με το αν έχει βγει carry από το 2 bit των δύο full adder που λέγαμε πριν. Ponder it a little. Η περιγραφή σε Verilog ή VHDL είναι αστεία.
sentient6 Δημοσ. 6 Απριλίου 2006 Δημοσ. 6 Απριλίου 2006 Όχι, εγώ είμαι στους Μηχανικούς Η/Υ στη Πάτρα, αλλά πάνω-κάτω τα ίδια κάνουμε, ειδικά στα πρώτα εξάμηνα. Ρώτα κάτι συγκεκριμένο και αν μπορώ θα σε βοηθήσω (περισσότερο Verilog, ψηφιακά δε ξέρω και τόσο πολύ) δεν κάνουμε τα ίδια πάνω κάτω...αυτοί είναι ηλεκτρολόγοι...:evil: off topic...
Προτεινόμενες αναρτήσεις
Αρχειοθετημένο
Αυτό το θέμα έχει αρχειοθετηθεί και είναι κλειστό για περαιτέρω απαντήσεις.