Η Intel θα προχωρήσει σε μαζική παραγωγή 3D τρανζίστορ στα 22nm

Και πως ξέρουμε οτι αυτα τα 3D τραντζιστορ υπαρχουν στα αλήθεια και δεν πρόκειται απλα για μια συνηθισμένη σμικρινση , και ένα ακόμα τέχνασμα μάρκετινγκ ;

Ok το οτι με τα 22nm μειωνεται η καταναλωση και το μεγεθος το καταλαβαινω. Το 3d που παραπεμπει ?

Οτι το καναλι ροης του ρευματος δεν ειναι επιπεδο αλλα καθετο επιτρεποντας στον controller τον πιο αποτελεσματικο ελεγχο της ροης του χωρις πολλες απωλειες.

Απίστευτη η Intel,

πριν λίγα χρόνια τα θαυμάζαμε στις ερευνητικές εργασίες υψηλού επιπέδου κι αυτή τα βγάζει ήδη σε μαζική παραγωγή.

Πότε πρόλαβε να τα σχεδιάσει, να σχεδιάσει τις γραμμές παραγωγής και να λύσει τα πολύ σοβαρά προβλήματα που υπήρχαν κανείς δεν ξέρει.

Μπορεί το concept να φαίνεται απλό αλλά η αλήθεια είναι ότι είναι υπεραπλό. Η ιδέα υπήρχει από πάντα αλλά η υλοποίηση της της κατασκευής είναι απίστευτα δύσκολη. Με απλά λόγια το κανάλι έχει μεγαλύτερη επιφάνεια προς όγκο και ανοιγοκλείνει με μικρότερη τάση άρα μπορεί να λειτουργήσει σε υψηλότερες συχνότητες.

Έχει πολλά ψωμιά ακόμα να φάει το πυρίτιο.

Επίσης τα 3Δ ολοκληρωμένα κυκλώματα είναι άλλη ιστορία ακόμη πιο δύσκολο να πραγματοποιηθεί με μεγάλο πρόβλημα την ψύξη της πάνω επίστρωσης. Εδώ είναι 3Δ το κανάλι του τρανζίστορ (κατά κάποιο τρόπο) όχι το κύκλωμα.

Άλλο ένα video

http://www.youtube.com/watch?v=YIkMaQJSyP8&feature=player_embedded

Σαφώς και πρόκειται για μία σημαντική τεχνολογική πρόοδο, αλλά αυτό ΔΕΝ είναι 3D chip , τουλάχιστον με την σημερινή έννοια του concept αυτού... Σύμφωνα με το βίντεο του κουότε, αν αυτό αποκαλείται τρισδιάστατο τρανζίστορ, τότε τα σημερινά πρέπει να λέγονται μονοδιάστατα (από την στιγμή που τα σημερινά έχουν μία επίπεδη ροή ρεύματος, ενώ το 3Δ τρανζίστορ έχει τρείς)...

Ο όρος 3D chip, αφορά την δημιουργία πολλών layers με transistors, τα οποία θα επικοινωνούν με άλλα τρανζίστορς σε οριζόντιο επίπεδο (όπως ένα σημερινό chip), αλλά και σε κάθετο επίπεδο (απλοικά, σαν να έχουμε βάλει έναν επεξεργαστη πάνω σε έναν δεύτερο, και αυτοί επικοινωνούν μεταξύ τους/συνεργάζονται). Τα τρανζίστορς δλδ από τα οποία θα αποτελείται αυτό το 3Δ τσιπ, θα πρέπει να έχουν τουλάχιστον 2 ανεξάρτητες ροές ηλ. ρεύματος, οι οποίες θα έχουν διαφορετική κατεύθυνση (μία οριζόντια, και μία κάθετη). Τα τρανζίστορς αυτά, έχουν 3 ανεξάρτητες ροές μεν, αλλά όλες έχουν την ίδια κατεύθηνση δε.

Το τι είναι πραγματικά ένα 3Δ τσιπ, εξηγείται εδώ:

http://en.wikipedia.org/wiki/Three-dimensional_integrated_circuit

Μα στο video δεν αναφέρθηκε πουθενά o όρος 3D chip, μόνο 3D tranzistor...

Μα στο video δεν αναφέρθηκε πουθενά o όρος 3D chip, μόνο 3D tranzistor...

Για να φτιαχντεί ενα 3Δ τσιπ, απαιτούνται 3Δ τρανζίστορ. Με αυτά τα τρανζίστορ, δεν μπορεί να φτιαχτεί ένα 3Δ τσιπ...

Για να φτιαχντεί ενα 3Δ τσιπ, απαιτούνται 3Δ τρανζίστορ. Με αυτά τα τρανζίστορ, δεν μπορεί να φτιαχτεί ένα 3Δ τσιπ...

Συμφωνούμε σε αυτό, απλά η είδηση και το video αναφέρονται μόνο στο 3D tranzistor, δεν είδα πουθενά αναφορά για 3D chip ή οτι η Intel θα χρησιμοποιήσει αυτήν την τεχνολογία για να αναπτύξει 3D chips.

In any case, Intel will have at least a ''three year lead’’ in the multi-gate transistor race, said Mark Bohr, an Intel senior fellow and director of process architecture and integration, at a press event here. Bohr said the tri-gate technology can scale to the 14-nm node, but he stopped short of talking about the next node after 22-nm.

To enable 22-nm, Intel must do a ''couple more’’ double patterning steps, Bohr said. But in all, the company will use standard fab tools in the technology and the process cost adder is only 2 to 3 percent.

grimpr δωστε χαιρετισματα στην IBΜ/AMD

(ευτυχώς γιατί αυτό με τις 3 πύλες που είπα και μένα μου φαινόταν εξωπραγματικό για να ισχύει την στιγμή που υπάρχει 1Πύλη-1Εκροή-1Κανάλι.)

3 ειναι μια για καθε διασταση

"Control of current is accomplished by implementing a gate on each of the three sides of the fin—two on each side and one across the top—rather than just one on top, as is the case with the 2-D planar transistor,

Μπορεί το concept να φαίνεται απλό αλλά η αλήθεια είναι ότι είναι υπεραπλό. Η ιδέα υπήρχει από πάντα αλλά η υλοποίηση της της κατασκευής είναι απίστευτα δύσκολη. Με απλά λόγια το κανάλι έχει μεγαλύτερη επιφάνεια προς όγκο και ανοιγοκλείνει με μικρότερη τάση άρα μπορεί να λειτουργήσει σε υψηλότερες συχνότητες.

οχι μονο σε υψηλοτερες αλλα και σε συστηματα που δινουν λιγοτερη ταση απο οση χρειαζεται ενα σημερινο κυκλωμα για να λειτουργησει. οποτε μπαινει και σε μικροτερες συσκευες

Tri-gate can be tuned to lower leakage (fully depleted transistors) or lower threshold voltage

Έχει πολλά ψωμιά ακόμα να φάει το πυρίτιο.

το πυριτιο εχει πεθανει εδω και καιρο

Intel's 22-nm process will also be based on Intel's third-generation high-k/metal-gate scheme. It will also use copper interconnects, strain silicon and other features. Like 32-nm, Intel will make use of 193-nm immersion lithography.

 

Intel did not disclose any details about the low-k interconnect technology. Intel insists that it will not use silicon-on-insulator (SOI) technology

 

http://www.eetimes.com/electronics-news/4215729/Intel-to-use-tri-gate-transistors-at-22-nm

Σύμφωνα με το βίντεο του κουότε, αν αυτό αποκαλείται τρισδιάστατο τρανζίστορ, τότε τα σημερινά πρέπει να λέγονται μονοδιάστατα (από την στιγμή που τα σημερινά έχουν μία επίπεδη ροή ρεύματος, ενώ το 3Δ τρανζίστορ έχει τρείς)...

2D planar ειναι τα σημερινα γιατι ειναι επιφανεια. το μονοδιαστατο που το βρηκες?

http://www.sciencedaily.com/releases/2011/05/110505092252.htm

Η είδηση σε portal επιστημονικών ειδήσεων (μόνο για αγγλομαθείς sorry )

http://www.tanea.gr/default.asp?pid=41&nid=1231106852

και αυτο για τους ελληνομαθεις

Πολυ ενδιαφερουσα τεχνολογια.Ηδη με εχει εντυπωσιασει ο Sandy ,φανταζομαι τι θα κανει ο Ivy Bridge.Kudos στην Intel.

Βγάλανε spec που λέει για 3 Gates? Γιατί ναι μεν απο 2D πήγε σε 3D αλλά αυτό δεν λέει κάτι.

Στα 2D 1 ήταν η Gate, από πού κι ως που λες για 3 Gates? Δεν μπορώ να δω πως θα λειτουργεί γι'αυτό το λέω. Δλδ θα ανοίγεις το Gate στο αριστερό κάθετο μέρος του καναλιού; Δεν έχει σημασία όλο το κανάλι θα είναι αγώγιμο μετά ασχέτως αν είναι 2 ή 3D.

To Tri-Gate εγώ το μεταφράζω σαν 3D Gate και όχι Three-Gate, αν ξέρει κάποιος κάτι παραπάνω ας μας διαφωτίσει.

Βγάλανε spec που λέει για 3 Gates? Γιατί ναι μεν απο 2D πήγε σε 3D αλλά αυτό δεν λέει κάτι.

 

Στα 2D 1 ήταν η Gate, από πού κι ως που λες για 3 Gates? Δεν μπορώ να δω πως θα λειτουργεί γι'αυτό το λέω. Δλδ θα ανοίγεις το Gate στο αριστερό κάθετο μέρος του καναλιού; Δεν έχει σημασία όλο το κανάλι θα είναι αγώγιμο μετά ασχέτως αν είναι 2 ή 3D.

 

To Tri-Gate εγώ το μεταφράζω σαν 3D Gate και όχι Three-Gate, αν ξέρει κάποιος κάτι παραπάνω ας μας διαφωτίσει.

το ανεφερα και πριν αν δε το διαβασες

Currently Intel's processors, including its latest 32nm Sandy Bridge chips, use two dimensional or planar transistors that provide only one gate per structure to control switching logic. But Intel's 3D tri-gate transistors vertically rise above the silicon substrate and implement three gates per structure on three surfaces of the 'fin', both sides and the top.